# Projekat iz predmeta Digitalni sistemi otporni na otkaz

**Tema projekta** : Na FIR filtar implementirati dve hardverske tehnike, *N modular redundancy* na MAC module I *N modular redundancy with spares* na voting logiku.

Asistent : Jana Jankovic Student : Petar Stamenkovic E1-11/2023

Sadrzaj dokumentacije

[1. Uvod I ideja o realizaciji celog sistema 3](#_Toc158057560)

[2. Implementacija komponenti 4](#_Toc158057561)

[2.1. Implementacija komparatora 4](#_Toc158057562)

[2.2. Implementacija votera 5](#_Toc158057563)

[2.3. Implementacija switch logike 5](#_Toc158057564)

[2.4. Implementacija redundancy komponente 5](#_Toc158057565)

[3. Analiza resursa 6](#_Toc158057566)


[4**.** Testiranje tehnika (Forsiranje) 6](#_Toc158057567)

[4.1. Tehnika *N modular redundancy* 6](#_Toc158057568)

[4.2. Tehnika N modular redundancy with spares 7](#_Toc158057569)


## 1. Uvod I ideja o realizaciji celog sistema

Sledeci document predstavlja kratku dokumentaciju I opis rada sistema koji je otporan na greske. Radi se o N modularnoj (*N modular redundancy*) tehnici za MAC modul I *N modular with spares* tehnici za voting logiku. Ideja sistema je prikazana na sledecoj slici 1:




Slika 1 : Skica celokupnog Sistema

Cela ideja je spakovana u komponenti **redundancy** koja u sebi generise N MAC modul jedinica ciji se izlazi vode na M + K voter komponenti. Voter tehnika koja se koristi je majority vote tj. prosledjivanje ulaza koji se najvise pojavljuje. Na izlazu iz switch logike imamo finalni voter ciji je cilj zajedno sa komparatorom otkrije koji modul ne radi kako treba kako bi ista switch logika mogla da obavi zamenu. Na izlaz finalnog votera se vezuje **sec\_o** kao signal **mac\_inter**. Ova redundancy komponenta se ponavlja FIR\_ORDER puta tj. red filtra puta. Model ne koristi generic mape uglavnom(samo za finalni voter), jer je ceo sistem parametrizovan iz paketa *variable\_io\_package*. Izlaz iz poslednjeg **redundancy** modula je **data\_o** tj izlaz samog filta.



Slika 1a : Elaboriran dizajn celokupnog filtra (reda 5)




Slika 1b) Elaboriran redundancy modul – primetno poklapanje sa sl.1

## 2. Implementacija komponenti

### 2.1. Implementacija komparatora

Komparator prima M ulaza kao izlaze iz switch\_logike I izlaz iz finalnog votera. Kroz for petlju se vrsi poredjenje I ukoliko dodje do neslaganja na *i-toj* komponenti, odgovarajuci *i-ti* bit izlaza komparatora se dize na ‘1’ cime se daje informacija switch logici o tome **koja** komponenta ne radi I koja treba da se zameni.




Slika 2 : Realizacija komparatora u Vivadu

### 2.2. Implementacija votera

Ideja za voter je drugacija od standardne implementacije sa prevadnja. Ovde se porede redom svi ulazi koje dobije I smesta informacije o podaranju istih u poseban niz **cnt\_v**. Za svako podudaranje *i-ta* pozicija u nizu se povecava za 1, I na kraju se u drugom procesu trazi najveca vrednost tog niza. Recimo da se najveca vrednost nalazi na *j-toj* poziciji, to znaci da cemo proslediti *j-ti* signal na ulazu.

### 2.3. Implementacija switch logike

Switch logika je implementriana u vidu M broja multipleksera od koji svaki ima M+1 ulaza, gde je svakome prvi ulaz *i-ti* signal iz originalnog modula a ostalih M redom rezevere, tako da kada se promeni selekcioni ulaz svakog dobijamo drugaciji izlaz na jednom od M izlaza. To zavisi sve od izlaza komparatora koji ce, ukoliko se on razlikuje od 0, uticati na povecanje *fail* signala I time I promenu selekcionih ulaza pomenutih multipleksera.




Skica implementacije switch logike

### 2.4. Implementacija redundancy komponente

Sve ove komponente su povezane u skladu sa inicijalnom skicom kako bi se formirao *redundancy* blok koji sadrzi obe tehnike za tolerantnost. Redundancy se u top modulu instancira FIR ORDER puta kako bi se formirao FIR filtar.

## 3. Analiza resursa

U sistemu MAC module je implementiran na DSP, a na sledecim slikama ce biti prikazana potrosnja resursa za vecu modularnost MAC modula.





MAC modularity 3

MAC modularity 4


Sto se tice frekvencije sledi njen proracun : (Unutar *constraint* fajla je clk podesen za 0.000 8.000)

16 – 0.890 = 15.110 🡺 f = 1 / 15.110 = 66.1 MHz



WNS za dizajnirani system


Informacije o kriticnoj putanji su date na sledecoj slici :



Informacije o kriticnoj putanji generisane nakon elaboracije

## 4**.** Testiranje tehnika (Forsiranje)


U sledecem poglavlju ce biti testirane pomenute tehnike. Najpre ce biti prikazan sistem bez greski I njegov rad. Pustena je simulacija na 10000ns I sa testbenchom I expected vrednostima se potvrdjuje korektan (ocekivan) rad sistema.



Slika 4 : Prikaz rada filtra u simulaciji

### 4.1. Tehnika *N modular redundancy*


Na sledecoj slici je prikazano kako forsiranjem dva od 3 MAC modular na vrednost 0 prouzrokuje 0 na izlazu te (4te) redundancy komponente a time I 0 na izlazu iz filtra. Pokrenuti skriptu *n\_mod\_force*. Pokretanjem skripte vidimo da dolazi do *missmatcha* na 850ns, jer je drugi MAC (po skripti) ugasen u 800ns. Preostalih 50ns se ta greska propagira do izlaza obzrim da skripta narusava rad 4-tog redundancy bloka. Za *unforcovanje* pokrenuti *remove\_force\_n\_mod.tcl*. Za proveru ove tehnke otvoriti simulacioni fajli *top\_tb\_behav.wcfg.*



Slika 5 : Prikaz 2 / 3 MAC modula ne rade – data\_o je nula.

### 4.2. Tehnika N modular redundancy with spares

Ova tehnika ce biti testirana forsiranjem nula vrednosti na izlazima voter komponenti, I dalje u 4-tom redundancy bloku. Potrebno je pokrenuti skriptu *force\_num\_mod\_sp.tcl* gde se ocekuje *mismatch* jer smo zadatli previse greski (u ovom primeru konkretno 4). Na talasnim oblicima se vidi reakcija **comp\_out** signala cija je uloga da obavesti o greski na izlazu iz *switch* logike I odradi zamenu, sto vidimo time sto se on nakon jednog ciklusa odmah vraca na 0. (jer je sada sve okej – zamena je izvrsena). Za *unforce* se pokrece skripta *remove\_force\_num\_mod\_spares.tcl.* Na sledecoj slici 6 vidimo opisanu sitaciju. Pokvarili smo prvi modul(indeks 0) I komparator prijavljuje tu gresku sa 001 (jedinica na nultom indeksu). Za proveru ove tehnike otvoriti simulacioni fajl *top\_tb\_behav2.wcfg.*



Slika 6 : Prikaza rada switch logike I komparatora